IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of - :

Takayuki KONDO

Serial No.: [NEW] : Attn: Applications Branch

Filed: July 18, 2003 : Attorney Docket No.: OKI.551

For: FAILURE ANALYSIS SYSTEM AND FAILURE ANALYSIS METHOD OF LOGIC

LSI

CLAIM OF PRIORITY

Honorable Assistant Commissioner for Patents and Trademarks, P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicant, in the above-identified application, hereby claims the priority date under the International Convention of the following Japanese application:

Appln. No. 2002-259280

filed September 4, 2002

as acknowledged in the Declaration of the subject application.

A certified copy of said application is being submitted herewith.

Respectfully submitted,

VOLENTINE FRANCOS, PLLC

Adam C. Volentine Registration No. 33,289

12200 Sunrise Valley Drive, Suite 150 Reston, Virginia 20191

Tel. (703) 715-0870 Fax. (703) 715-0877

Date: July 18, 2003

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月 4日

出願番号

Application Number:

特願2002-259280

[ST.10/C]:

[JP2002-259280]

出 顏 人
Applicant(s):

沖電気工業株式会社

株式会社 沖マイクロデザイン

2003年 2月14日

特 許 庁 長 官 Commissioner, Japan Patent Office 人和信一

特2002-259280

【書類名】 特許願

【整理番号】 KT000419

【提出日】 平成14年 9月 4日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 G06F 11/00

【発明者】

【住所又は居所】 宮崎県宮崎郡清武町大字木原7083番地 株式会社沖

マイクロデザイン内

【氏名】 近藤 高行

【特許出願人】

【識別番号】 000000295

【氏名又は名称】 沖電気工業株式会社

【特許出願人】

【識別番号】 591049893

【氏名又は名称】 株式会社沖マイクロデザイン

【代理人】

【識別番号】 100095957

【弁理士】

【氏名又は名称】 亀谷 美明

【電話番号】 03-5919-3808

【選任した代理人】

【識別番号】 100096389

【弁理士】

【氏名又は名称】 金本 哲男

【電話番号】 03-3226-6631

【選任した代理人】

【識別番号】 100101557

【弁理士】

【氏名又は名称】 萩原 康司

【電話番号】

03-3226-6631

【手数料の表示】

【予納台帳番号】

040224

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707549

【包括委任状番号】 9707550

【包括委任状番号】 9707551

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ロジックLSIの不良解析システム及び不良解析方法 【特許請求の範囲】

【請求項1】 ソフトウェアを内蔵したロジックLSIの不良解析システムであって,

クロックに同期して前記ロジック L S I の端子信号情報を記録する機能と, 前記記録した端子信号情報をクロックに同期して再生する機能と,

前記再生した端子信号情報と、正常なロジックLSIの端子信号情報とを比較 する機能と、

を有することを特徴とするロジックLSIの不良解析システム。

【請求項2】 ソフトウェアを内蔵したロジックLSIの不良解析システムであって,

クロックに同期して解析対象のロジックLSIの端子信号情報を記録する機能 と,

クロックに同期して正常なロジックLSIの端子信号情報を記録する機能と,

前記記録した解析対象のロジックLSIの端子信号情報と、前記記録した正常なロジックLSIの端子信号情報とを比較する機能と、

を有することを特徴とするロジックLSIの不良解析システム。

【請求項3】 ソフトウェアを内蔵したロジックLSIの不良解析システムであって,

クロックに同期して解析対象のロジックLSIの端子信号情報を記録する機能 と,

前記記録した端子信号情報をクロックに同期して再生する機能と、

前記再生した解析対象のロジックLSIの端子信号情報と、ロジックLSIの エミュレータの端子信号情報とを比較する機能と、

を有することを特徴とするロジックLSIの不良解析システム。

【請求項4】 ソフトウェアを内蔵したロジックLSIの不良解析システムであって,

クロックに同期して解析対象のロジックLSIの端子信号情報を記録する機能

と,

前記記録した解析対象のロジックLSIの端子信号情報と、ロジックLSIの エミュレータの端子信号情報とを比較する機能と、

を有することを特徴とするロジックLSIの不良解析システム。

【請求項5】 前記端子信号情報は、特定期間におけるレジスタデータとRAMデータの状態変化のトレースデータマップを含むことを特徴とする請求項1,2,3,または4のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項6】 解析対象のロジックLSIのトレースデータマップと,正常なロジックLSIのトレースデータマップとのトレース差分マップを生成する機能をさらに有することを特徴とする請求項1,2,3,4,または5のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項7】 複数の不具合を発生させて、前記トレース差分マップを複数 生成し、差分の平均とばらつきを統計処理して求める機能をさらに有することを 特徴とする請求項1,2,3,4,5,または6のうちのいずれか1項に記載の ロジックLSIの不良解析システム。

【請求項8】 不具合発生前のRAM及びレジスタの状態を保存し、不具合発生前から復活させる機能をさらに有することを特徴とする請求項1,2,3,4,5,6,または7のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項9】 CPUの命令トレースデータを前記端子信号情報に同期させて記録する機能をさらに有することを特徴とする請求項1,2,3,4,5,6,7,または8のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項10】 前記端子信号の再生速度を可変する機能をさらに有することを特徴とする請求項1,2,3,4,5,6,7,8,または9のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項11】 多入力OR素子に複数のロジックLSIの比較信号を接続して同時に複数のロジックLSIの解析を行う機能をさらに有することを特徴と

する請求項1, 2, 3, 4, 5, 6, 7, 8, 9, または10のうちのいずれか 1項に記載のロジックLSIの不良解析システム。

【請求項12】 前記端子信号情報が、アナログ信号情報も含むことを特徴とする請求項1,2,3,4,5,6,7,8,9,10,または11のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項13】 解析対象ロジックLSIと正常なロジックLSIのアナログ/デジタル差分特性、またはデジタル/アナログ差分特性をあらかじめ取得し、アナログ変換特性を補正する機能をさらに有することを特徴とする請求項12に記載のロジックLSIの不良解析システム。

【請求項14】 前記ロジックLSIは、オンチップデバッガを搭載していることを特徴とする請求項12または13のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項15】 階層化したソフトウェアを有することを特徴とする請求項1,2,3,4,5,6,7,8,9,10,11,12,13,または14のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項16】 解析対象が、ロジックLSIを搭載したシステムであることを特徴とする請求項1、2、3、4、5、6、7、8、9、10、11、12、13、14、または15のうちのいずれか1項に記載のロジックLSIの不良解析システム。

【請求項17】 ソフトウェアを内蔵したロジックLSIの不良解析方法であって,

クロックに同期して前記ロジックLSIの端子信号情報を記録する手段と, 前記記録した端子信号情報をクロックに同期して再生する手段と,

前記再生した端子信号情報と、正常なロジックLSIの端子信号情報とを比較する手段と、

を含むことを特徴とするロジックLSIの不良解析方法。

【請求項18】 ソフトウェアを内蔵したロジックLSIの不良解析方法であって,

クロックに同期して解析対象のロジックLSIの端子信号情報を記録する手段

と,

クロックに同期して正常なロジックLSIの端子信号情報を記録する手段と、 前記記録した解析対象のロジックLSIの端子信号情報と、前記記録した正常 なロジックLSIの端子信号情報とを比較する手段と、

を含むことを特徴とするロジックLSIの不良解析方法。

【請求項19】 ソフトウェアを内蔵したロジックLSIの不良解析方法であって,

クロックに同期して解析対象のロジックLSIの端子信号情報を記録する手段 と,

前記記録した端子信号情報をクロックに同期して再生する手段と,

前記再生した解析対象のロジックLSIの端子信号情報と、ロジックLSIの エミュレータの端子信号情報とを比較する手段と、

を含むことを特徴とするロジックLSIの不良解析方法。

【請求項20】 ソフトウェアを内蔵したロジックLSIの不良解析方法であって,

クロックに同期して解析対象のロジックLSIの端子信号情報を記録する手段 と,

前記記録した解析対象のロジックLSIの端子信号情報と、ロジックLSIの エミュレータの端子信号情報とを比較する手段と、

を含むことを特徴とするロジックLSIの不良解析方法。

【請求項21】 前記端子信号情報は、特定期間におけるレジスタデータとRAMデータの状態変化のトレースデータマップを含むことを特徴とする請求項17,18,19,または20のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項22】 解析対象のロジックLSIのトレースデータマップと,正常なロジックLSIのトレースデータマップとのトレース差分マップを生成する手段をさらに含むことを特徴とする請求項17,18,19,20,または21のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項23】 複数の不具合を発生させて、前記トレース差分マップを複

数生成し、差分の平均とばらつきを統計処理して求める手段をさらに含むことを特徴とする請求項17,18,19,20,21,または22のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項24】 不具合発生前のRAM及びレジスタの状態を保存し、不具合発生前から復活させる手段をさらに含むことを特徴とする請求項17,18,19,20,21,22,または23のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項25】 CPUの命令トレースデータを前記端子信号情報に同期させて記録する手段をさらに含むことを特徴とする請求項17,18,19,20,21,22,23,または24のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項26】 前記端子信号の再生速度を可変する手段をさらに含むことを特徴とする請求項17,18,19,20,21,22,23,24,または25のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項27】 多入力OR素子に複数のロジックLSIの比較信号を接続して同時に複数のロジックLSIの解析を行う手段をさらに含むことを特徴とする請求項17,18,19,20,21,22,23,24,25,または26のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項28】 前記端子信号情報が、アナログ信号情報も含むことを特徴とする請求項17,18,19,20,21,22,23,24,25,26,または27のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項29】 解析対象ロジックLSIと正常なロジックLSIのアナログ/デジタル差分特性,またはデジタル/アナログ差分特性をあらかじめ取得し,アナログ変換特性を補正する手段をさらに含むことを特徴とする請求項28に記載のロジックLSIの不良解析方法。

【請求項30】 前記ロジックLSIは、オンチップデバッガを搭載していることを特徴とする請求項28または29のうちのいずれか1項に記載のロジックLSIの不良解析方法。

【請求項31】 解析対象が,ロジックLSIを搭載したシステムであるこ

とを特徴とする請求項17,18,19,20,21,22,23,24,25,26,27,28,29,または30のうちのいずれか1項に記載のロジック LSIの不良解析方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、ソフトウェアを組み込んだロジックLSIの不良解析システムに関する。

[0002]

【従来の技術】

マイクロコンピュータやDSP (Digital Signal Processor) などのLSI (Large Scale Integration circuit) は、内部にソフトウェアを組み込んでいるロジックLSIである。以下、これを単に「マイコン」という。マイコンを使用したシステムでは、ウェハプロセス過程で発生する欠陥等により、出荷検査では検出できない不具合が発生することがある。以下、このような不具合があるマイコンを「不具合マイコン」といい、不具合のないマイコンを「正常マイコン」という。

[0003]

図53に,不良解析の対象システム1に,不具合マイコン5が組み込まれている状態を模式的に示す。不具合マイコン5は,内部回路4を介して表示回路2と入出力回路3とに信号線で接続され,一方でインターフェイス回路6に信号線で接続される。図53中の矢印は,信号(情報)の出入りを示す(以下,本明細書,図面において同じ)。不具合マイコン5の不具合は,対象システム1に組み込まれてシステムが検査される時,若しくは対象システム1が使用される時に発見される。

[0004]

従来、マイコンの不良解析は、マイコンを組み込んだシステムにて不具合を再 現させ、このシステムを構成する回路信号の解析により原因を求めていた。例え ば、マイコンの不具合が判明した場合に、その不具合マイコンの不良解析は、シ ステムよりその不具合マイコンを分離し、LSIテスタにより詳細なテストプログラムを実行して行っていた。

[0005]

上記従来技術に関連する技術文献としては次のものがある。

[0006]

【特許文献1】

特開平6-95913

【特許文献2】

特開平5-334120

【特許文献3】

特開2001-249823

[0007]

【発明が解決しようとする課題】

しかしながら不具合マイコンは、出荷検査項目で漏れた、特殊な条件が成立した場合でしか不具合が発生しないため、例え詳細なテストプログラムであっても ,全ての不具合発生の可能性を検証することは、まず不可能であった。

[0008]

例えば、マイコンをシステムに実装させた状態で人為的に不具合を発生させ、 ロジックアナライザで信号解析する従来の不具合解析方法では、システムの起動 から不具合を発生させるまでの条件が、マイコンのクロック分解能レベルで同一 でない。このため、ソフトウェアの有する変数の状態が異なってしまい、不具合 の発生確率、不具合の状況の再現性が悪かった。

[0009]

また、マイコン単体をテスタに装着し、テストプログラムを動作させる従来の不具合解析方法では、テストプログラムによりマイコンに与える信号中に不具合要因が含まれなかった場合に不具合は再現されなかった。またこのテストプログラムは、前述の人為的に不具合現象を発生させ、ロジックアナライザで信号解析する解析方法により不具合の信号を予想して作成される。このため、テストプログラムの作成には膨大な工数がかかり、しかも不具合にヒットする確率は低く、

効率が悪かった。

[0010]

以下に,マイコンの不具合発生原因と,不具合検知に至るまでの過程を,より 詳細に説明する。

[0011]

図54は、正常マイコンの内部構成図である。図54に示すように、マイコン7は、ROM (Read-Only Memory) 8, CPU10, RAM (Random Access Memory) 11, インターフェイスレジスタ12, ペリフェラルレジスタ13, IO (Input Output) ポート等の入出力インターフェイス14, ペリフェラル15, 入力端子16, 出力端子17をもつ。そして、ROM8内にはアプリケーションソフトウェア9が存在する。図54中の矢印は、信号(情報)の流れを示す。マイコン7では、アプリケーションソフトウェア9によりRAM11, レジスタ12, 13の書込みが行われ、ハードウェア(ROM8, CPU10, RAM11, インターフェイス14, ペリフェラル15)が制御される。

[0012]

図55は、不具合マイコンの内部構成図である。図55を用いて、ハードウェアに何らかの不具合が発生した場合について説明する。図55中の☆印は、「不具合」、「異常」、または「誤り」を示す。図55で、ペリフェラル15に不具合が発生していると仮定すると、不具合が発生する条件が成立することにより、ペリフェラル状態を示すペリフェラルレジスタ13の内容が「異常」となる。アプリケーションソフトウェア9がこのレジスタ13を読み、判断を誤る。そして、誤った情報がRAM11に書き込まれる。さらに、アプリケーションソフトウェア9はこの誤った情報が書き込まれたRAM11を読む。その値をポートより出力する処理に到達した時に、誤った値がインターフェイスレジスタ12に書き込まれ、インターフェイス14より誤った情報が出力される。不具合マイコン5の外部からは、この誤った情報が出力されて初めて不具合が検知できるようになる。

[0013]

以上説明したように,アプリケーションソフトウェアが介在するマイコンにお

いては、不具合が発生しても、発生から不具合が検知されるまでの間にタイムラグが生じる。このため不具合要因を解析するためには、検知された不具合の情報を元にアプリケーションソフトウェアの動作を予想し、RAM、レジスタ等の状態を予想した上で真の原因を推測する必要がある。

[0014]

しかし、従来の解析方法では、以下のような問題点があった。

- 1. 不具合の再現性が悪い。
- 2. 真の不具合と、検出された不具合との関連性の解析が困難である。
- 3. 不具合の再発を防止するテスト方法の確立が困難である。
- 4. 解析システムの構築が困難である。

[0015]

そこで本発明は、上記1~4の問題を解決し、不具合の再現性が良い、真の不具合と、検出された不具合との関連性の解析が容易である、不具合の再発を防止するテスト方法の確立が容易である、解析システムの構築が容易である、ロジックLSIの不良解析システム、及び不良解析方法を提供することを目的とする。

[0016]

【課題を解決するための手段】

上記課題を解決するための本発明の不良解析システムは、ソフトウェアを内蔵したロジックLSIの不良解析システムであって、クロックに同期してロジックLSIの端子信号情報を記録する機能と、記録した端子信号情報をクロックに同期して再生する機能と、再生した端子信号情報を正常なロジックLSIの端子信号情報とを比較する機能とを有することを特徴とする。このような構成により、不具合の再現性が良くなる。

[0017]

また、上記課題を解決するための本発明の他の不良解析システムは、クロックに同期して解析対象のロジックLSIの端子信号情報を記録する機能と、クロックに同期して正常なロジックLSIの端子信号情報を記録する機能と、記録した解析対象のロジックLSIの端子信号情報と記録した正常なロジックLSIの端子信号情報とを比較する機能とを有することを特徴とする。

[0018]

また、上記課題を解決するための本発明の他の不良解析システムは、クロックに同期して解析対象のロジックLSIの端子信号情報を記録する機能と、記録した端子信号情報をクロックに同期して再生する機能と、再生した解析対象のロジックLSIの端子信号情報とロジックLSIのエミュレータの端子信号情報とを比較する機能とを有することを特徴とする。

[0019]

また、上記課題を解決するための本発明の他の不良解析システムは、クロックに同期して解析対象のロジックLSIの端子信号情報を記録する機能と、記録した解析対象のロジックLSIの端子信号情報とロジックLSIのエミュレータの端子信号情報とを比較する機能とを有することを特徴とする。

[0020]

また、上記課題を解決するための本発明の他の不良解析システムは、上記いずれかの構成で、端子信号情報は、特定期間におけるレジスタデータとRAMデータの状態変化のトレースデータマップを含むことを特徴とする。

[0021]

また、上記課題を解決するための本発明の他の不良解析システムは、上記いずれかの構成で、解析対象のロジックLSIのトレースデータマップと正常なロジックLSIのトレースデータマップとのトレース差分マップを生成する機能をさらに有することを特徴とする。

[0022]

また,上記課題を解決するための本発明の他の不良解析システムは,上記いずれかの構成で,複数の不具合を発生させて,トレース差分マップを複数生成し,差分の平均とばらつきを統計処理して求める機能をさらに有することを特徴とする。

[0023]

また、上記課題を解決するための本発明の他の不良解析システムは、上記いずれかの構成で、不具合発生前のRAM及びレジスタの状態を保存し、不具合発生前から復活させる機能をさらに有することを特徴とする。

[0024]

また、上記課題を解決するための本発明の他の不良解析システムは、上記いずれかの構成で、CPUの命令トレースデータを端子信号情報に同期させて記録する機能をさらに有することを特徴とする。

[0025]

また、上記課題を解決するための本発明の他の不良解析システムは、上記いずれかの構成で、端子信号の再生速度を可変する機能をさらに有することを特徴とする。

[0026]

また、上記課題を解決するための本発明の他の不良解析システムは、上記いずれかの構成で、多入力OR素子に複数のロジックLSIの比較信号を接続して同時に複数のロジックLSIの解析を行う機能をさらに有することを特徴とする。

[0027]

また、上記課題を解決するための本発明の他の不良解析システムは、上記いずれかの構成で、端子信号情報が、アナログ信号情報も含むことを特徴とする。またさらに、解析対象ロジックLSIと正常なロジックLSIのアナログ/デジタル差分特性、またはデジタル/アナログ差分特性をあらかじめ取得し、アナログ変換特性を補正する機能をさらに有していてもよい。

[0028]

また、ロジックLSIは、オンチップデバッガを搭載していてもよい。

[0029]

なお、解析対象はロジックLSIに限定されず、ロジックLSIを搭載したシステムであってもよい。

[0030]

また、上記課題を解決するための本発明のソフトウェアを内蔵したロジックL SIの不良解析方法は、クロックに同期してロジックLSIの端子信号情報を記録する手段と、記録した端子信号情報をクロックに同期して再生する手段と、再生した端子信号情報を、正常なロジックLSIの端子信号情報と比較する手段とを含むことを特徴とする。 [0031]

また、上記課題を解決するための本発明の他のロジックLSIの不良解析方法は、クロックに同期して解析対象のロジックLSIの端子信号情報を記録する手段と、クロックに同期して正常なロジックLSIの端子信号情報を記録する手段と、記録した解析対象のロジックLSIの端子信号情報と記録した正常なロジックLSIの端子信号情報とを比較する手段とを含むことを特徴とする。

[0032]

また、上記課題を解決するための本発明の他のロジックLSIの不良解析方法は、クロックに同期して解析対象のロジックLSIの端子信号情報を記録する手段と、記録した端子信号情報をクロックに同期して再生する手段と、再生した解析対象のロジックLSIの端子信号情報とロジックLSIのエミュレータの端子信号情報とを比較する手段とを含むことを特徴とする。

[0033]

また、上記課題を解決するための本発明の他のロジックLSIの不良解析方法は、クロックに同期して解析対象のロジックLSIの端子信号情報を記録する手段と、記録した解析対象のロジックLSIの端子信号情報とロジックLSIのエミュレータの端子信号情報とを比較する手段とを含むことを特徴とする。

[0034]

また、上記課題を解決するための本発明の他のロジックLSIの不良解析方法は、上記いずれかの構成において、端子信号情報は、特定期間におけるレジスタデータとRAMデータの状態変化のトレースデータマップを含むことを特徴とする。

[0035]

また、上記課題を解決するための本発明の他のロジックLSIの不良解析方法は、上記いずれかの構成において、解析対象のロジックLSIのトレースデータマップと、正常なロジックLSIのトレースデータマップとのトレース差分マップを生成する手段をさらに含むことを特徴とする。

[0036]

また、上記課題を解決するための本発明の他のロジックLSIの不良解析方法

は,上記いずれかの構成において,複数の不具合を発生させて,トレース差分マ ップを複数生成し、差分の平均とばらつきを統計処理して求める手段をさらに含 むことを特徴とする。

[0037]

また,上記課題を解決するための本発明の他のロジックLSIの不良解析方法 は,上記いずれかの構成において,不具合発生前のRAM及びレジスタの状態を 保存し、不具合発生前から復活させる手段をさらに含むことを特徴とする。

[0038]

また、上記課題を解決するための本発明の他のロジックLSIの不良解析方法 は、上記いずれかの構成において、CPUの命令トレースデータを端子信号情報 に同期させて記録する手段をさらに含むことを特徴とする。

[0039]

また,上記課題を解決するための本発明の他のロジックLSIの不良解析方法 は、上記いずれかの構成において、端子信号の再生速度を可変する手段をさらに 含むことを特徴とする。

[0040]

また,上記課題を解決するための本発明の他のロジックLSIの不良解析方法 は,上記いずれかの構成において,多入力OR素子に複数のロジックLSIの比 較信号を接続して同時に複数のロジックLSIの解析を行う手段をさらに含むこ とを特徴とする。

[0041]

また、上記課題を解決するための本発明の他のロジックLSIの不良解析方法 は、上記いずれかの構成において、端子信号情報が、アナログ信号情報も含むこ とを特徴とする。またさらに、解析対象ロジックLSIと正常なロジックLSI のアナログ/デジタル差分特性,またはデジタル/アナログ差分特性をあらかじ め取得し,アナログ変換特性を補正する手段をさらに含んでいても良い。

[0042]

また,上記いずれかの不良解析方法において,ロジックLSIは,オンチップ デバッガを搭載していてもよい。

1 3

[0043]

また、本発明の不良解析方法において、解析対象はロジックLSIに限定されず、ロジックLSIを搭載したシステムであってもよい。

[0044]

【実施例】

以下に、本発明のいくつかの実施例を、図面を用いて説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

[0045]

(実施例1)

実施例1は、1. 不具合の再現性が悪い、という問題を解決している。この問題を解決し、不具合を確実に再現するために、実施例1の不良解析システムではマイコンの端子状態をマイコンのクロックに同期して記録し、端子トレースデータとして保存する。そして、この端子トレースデータをクロックに同期してマイコンに注入し、記録した端子トレースデータの再生を行う。

[0046]

図1に、実施例1による不良解析システムの構成を示す。このシステムは、制御を行うワークステーション26、及び解析ボード24を含んで構成される。対象システム21に装着されたままの不具合マイコン22は、全ての端子、若しくはVDD、GNDの除く残りの端子が、検査プローブ23を介して解析ボード24に接続される。電源のVDD端子や接地のGND端子は、信号端子に比べて不具合が現れる確率が低いので、適用外としてもかまわない。解析ボード24とワークステーション26とは、接続ハーネス25内の各種信号線で接続される。

[0047]

図2は、実施例1のワークステーション26の構成図である。ワークステーション26は、CPU27、ストレージ28、クロック制御ボード32、端子デジタルIOボード33、制御デジタルIOボード34を含んで構成される。CPU27は、ワークステーション26の制御の中枢部であり、ストレージ28は、データを保存するための大容量データストレージシステムである。クロック制御ボ

ード32は、ソフトウェアの制御により任意のクロック周波数の発振を行い、外部に送出する機能と、外部から注入されたクロックに対して搭載された他のボードの同期を行う機能を有する。端子デジタルIOボード33は、マイコン22の端子以上のチャネル数をもった入力/出力の切替可能な双方向デジタルIOボードである。制御デジタルIOボード34は、解析ボード24上のマイコンインターフェイスモジュール35を制御する機能を有する。クロック入力線は、クロック信号の入力線であり、端子信号線は、マイコン22の端子と端子デジタルIOボード33とを接続する信号線であり、解析ボード間御線は、マイコン22のインターフェイスモジュール35と制御デジタルIOボード34とを接続する信号線である。接続ハーネス25は、上記クロック入力線、端子信号線、及び解析ボード制御線を束ね、解析ボード24とワークステーション26とを接続する。

[0048]

図3は、実施例1の解析ボード24の構成図である。図3に示すように、解析ボード24は、解析ボード24上にマイコン22を装着するためのマイコンソケット36と、対象システム21に搭載されている不具合マイコン22の端子と解析ボード24上に搭載されるマイコンソケット36の端子とを接続する検査プローブ23と、マイコンインターフェイスモジュール35とを含んでいる。マイコンインターフェイスモジュール35は、マイコンソケット36の端子信号と、ワークステーション26から接続ハーネス25を介して送出される信号との制御、調停を行うように構成される。

[0049]

図4は、実施例1のマイコンインターフェイスモジュール35の内部構成図である。図4に示すように、マイコンインターフェイスモジュール35の内部は、大きく次のブロックに分けられる。制御ブロック20は、ワークステーション26より制御デジタルIOボード34の制御信号を受信し、信号を解析する。クロックブロック37は、マイコンソケットのクロック端子に対するクロック信号の入出力を制御し、同期信号を生成する。端子制御ブロック38(複数)は、マイコン端子毎に存在し、マイコン端子毎の制御を行う。端子信号差異検出ブロック39は、端子とデータとの差異を検出する。ワークステーション26側の信号を

制御信号デコーダ41が受け、解釈し、必要に応じて端子切断制御部40を制御し、端子制御ブロック38の各々に対し、マイコン22側の信号の接続/切断を切り替える信号を送り出す。クロック方向制御部42は、制御信号デコーダ41からの制御信号を受け取り、クロックブロック37に対するクロック信号の方向制御信号を送り出す。

[0050]

クロック端子からマイコンクロック信号線を介して入力したクロック信号は、 クロック入力バッファ43によりバッファリングされ、クロック入力信号として ワークステーション26側のクロック入力ポートに、クロック入力線を介して送 出される。また、ワークステーション26側のクロック出力ポートより出力され たクロック出力信号はクロック出力バッファ44で受信されて、マイコンソケッ ト36のクロック端子に出力される。

[0051]

クロック入力バッファ43とクロック出力バッファ44は、クロック信号の方向制御信号により排他的に動作する。本実施例では、クロック信号の方向制御信号が"L"のとき信号方向が「マイコン」→「ワークステーション」で、"H"のとき信号方向が「ワークステーション」→「マイコン」となる。

[0052]

マイコン端子信号はバッファリングされ、ワークステーション26に向けて送出されると同時に、端子制御ブロックの同期信号として各端子制御ブロック38に送出される。

[0053]

マイコン端子毎に存在する端子制御ブロック38は、マイコンソケット36の端子より得られるマイコン端子信号と、ワークステーション26より送出される端子信号の接続/切断の制御を行う。信号の接続/切断は、アナログスイッチで行う。端子制御ブロック38は、マイコン端子信号とワークステーション26より送出される端子信号の比較を、クロックブロック37からの同期信号に同期して行い、信号間に差異が発生した場合は差異信号を"H"として出力する。この差異の検出は、排他論理和XOR回路とDーラッチとの組み合わせで行う。

[0054]

アナログスイッチが導通している状態では差異が発生しないため、常に差異信号は"L"が出力される。端子信号差異検出ブロック39は、全端子制御ブロック38より出力された差異信号の論理和(OR)をマルチゲートORで取り、差異信号としてワークステーション26へ出力する。

[0055]

ワークステーション26と解析ボード24とは、接続ハーネス25で東ねられて、以下の向きと本数の信号線が接続される。端子信号線は、解析ボード24とワークステーション26と双方向で、有効端子数分である。クロック入力線は、ワークステーション26から解析ボード24へ向かい、1本である。クロック出力線は、解析ボード24からワークステーション26へ向かい、1本、差異信号線も、解析ボード24からワークステーション26へ向かい、1本である。プローブ制御線は、双方向で必要数分である。

[0056]

図2,図3を用いて、記録時の信号の流れを説明すると、不具合マイコン22 のクロック端子→検査プローブ23→解析ボード24→クロック入力線→クロック制御ボード32と、不具合マイコン22の端子→検査プローブ23→解析ボード24→クロック入力線→端子デジタルIOボード33となる。

[0057]

記録時にはワークステーション26のストレージ28に、図5に示すような、 クロック数0から終了点までの、端子毎の"H"、"L"状態(または、1,0 状態)を示す、端子トレースデータ31が記録される。

[0058]

次に、再生時について説明する。図6は、実施例1における、再生時のワークステーション26の構成図である。記録時とは次の点で異なる。再生時はクロック入力線が無効、クロック出力線が有効となり、ワークステーション26よりクロック信号が送出される。端子信号線は、信号の方向は、ワークステーション26から解析ボード24への方向に反転する。差異信号線は、記録時は無効であったのが有効となり、差異信号は、制御デジタルIOボード34の入力ポートに入

力される。

[0059]

図7は、実施例1における、再生時の解析ボード24の構成図である。図7に示すように、再生時は検査プローブ23をはずし、解析ボード24上のマイコンソケット36に、正常マイコン45を装着する。記録時とは次の点で異なる。前述のように、再生時はクロック入力線が無効、クロック出力線が有効となり、ワークステーション26よりクロック信号が流入する。端子信号線は、信号の方向が、ワークステーション26から解析ボード24への方向に反転する。差異信号線は、記録時は無効であったが有効となり、解析ボード24より送出される。

[0060]

図8は、実施例1における、再生時のマイコンインターフェイスモジュール35の構成図である。図8に示すように、解析ボード24の制御信号が変更されるため、記録時に比べて内部状態が変化する。記録時と次の点が異なる。クロック方向制御信号は"H"となり、ワークステーション26で生成され、クロックカ 力線を介して流入したクロック信号を、正常マイコン45に供給する。正常マイコン45の出力端子に関しては、切断制御信号は"L"となり、端子制御ブロック38において、アナログスイッチが切断される。正常マイコン45側の端子信号と、ワークステーション26側の端子信号が異なった場合、ラッチシンクロ信号に同期して、差異信号が"H"に変化する。そして、端子信号差異検出ブロック39により、差異信号線が"H"に変化する。

[0061]

再生時にはワークステーション26のストレージ28に、図9に示すような、 端子毎の、クロック数0から終了点までの、正常マイコン出力と不具合マイコン 出力の端子トレースデータ31が記録される。

[0062]

次に,実施例1の動作を説明する。本実施例のシステムは,不具合発生状態の 記録と,不具合発生状態の再現の,2段階の動作を行う。

[0063]

記録時には,ワークステーション26において記録ソフトウェア29がCPU

27にロードされ、実行される。記録ソフトウェア29は以下の操作を行い、記録スタートを待つ。まず、マイコンインターフェイスモジュール35の設定をセットアップするように制御デジタルIOボード34を動作させ、解析ボード24の制御線を介してマイコンインターフェイスモジュール35に設定信号を送出する。次に、端子デジタルIOボード33の全ポートを入力に設定する。次に、クロック制御ボード32のクロック入力を有効にし、クロック入力線より流入したクロック信号に対し、端子デジタルIOボード33を同期動作させるように設定する。次に、クロック信号が入力に同期して、端子デジタルIOボード33の入力状態を、ストレージ上の端子トレースデータとして順次保存するよう準備する

[0064]

解析ボード24は、解析ボード制御信号に従い、制御ブロック20が次のセットアップを行う。まず、クロック信号の方向制御信号を"L"に設定し、クロックブロック37が、不具合マイコン22からワークステーション26に向かう方向にクロック信号を流すように設定する。次に、全ての端子制御ブロック38のアナログスイッチを接続し、不具合マイコン22の端子と端子デジタルIOボード33のポートとを接続する。次に、不具合の発生している対象システム21を起動、操作し、不具合を発生させる。

[0065]

操作者が不具合の発生を確認した後、ワークステーション26を操作し、記録を完了させる。操作者は、異常表示、動作異常、検査装置のアラーム等により不具合を判断する。この時点でデータストレージシステム28は、不具合発生マイコン22の起動から停止までの全端子信号が端子トレースデータ31として記録されている(図5)。

[0066]

上記の記録ソフトウェア29の動作を、図10に示す。S11で端子デジタル IOボード33、制御デジタルIOボード34を初期化し(S11)、S12で 解析ボード24のマイコンインターフェイスモジュール35のクロック方向、ア ナログスイッチ設定を初期化し(S12)、S13で読み出しカウンタを初期化 する(S13)。そして、S14でクロック入力が発生するまで待つ(S14)。次に、S15でクロックに同期して端子状態を端子デジタルIOボード33でラッチする(S15)。次に、S16で、端子デジタルIOボード33でラッチした端子トレースデータをストレージ28に保存する(S16)。S17で、操作者が不具合を認識したら停止し、認識しなければ、S18で読み出しカウンタをインクリメントし、S15へ戻り(S18)、不具合を認識するまで記録を継続する。

[0067]

再生時には、解析ボード24から検査プローブ23をはずし、正常マイコン45をマイコンソケット36に装着する。次に、ワークステーション26において再生ソフトウェア30がロードされ、実行される。再生ソフトウェア30は、以下の操作を行い、不具合の検出を待つ。まず、端子デジタルIOボード33の全ポートを、出力に設定する。次に、マイコンインターフェイスモジュール35の設定をセットアップするように制御デジタルIOボード34を動作させ、解析ボード制御線を介してマイコンインターフェイスモジュール35に設定信号を送出する。

[0068]

次に、ストレージ28上の端子トレースデータ31を、クロック信号に同期して、端子デジタルIOボード33から順次送出するようにセットアップする。次に、クロック制御ボード32よりクロック出力を開始し、再生をスタートさせる。再生中は、マイコンインターフェイスモジュール35において、マイコン出力端子の信号に関して実際の信号レベルと端子トレースデータ31に対応した端子信号の電圧の比較を随時行う。そして、信号に差異を生じた場合は、差異信号線が"L"から"H"へと変化し、これが制御デジタルIOボード34で検知され、クロック送出を停止し、再生動作を停止する。

[0069]

上記の再生ソフトウェア30の動作を、図11に示す。S21で端子デジタル IOボード33、制御デジタルIOボード34を初期化し(S21)、S22で 解析ボード24のマイコンインターフェイスモジュール35のクロック方向、ア ナログスイッチ設定を初期化し(S22), S23で読み出しカウンタを初期化する(S23)。そして, S24でクロック発振を開始する(S24)。次に, S25でストレージ28より端子トレースデータ31を端子デジタルIOボード33にロードする(S25)。次に, S26で, クロック信号に同期して, 端子デジタルIOボード33より端子信号を送出する(S26)。S27で, 差異信号があれば発振を停止し(S28), なければ, S28で読み出しカウンタをインクリメントして(S29), S25へ戻り, 差異信号があるまで再生処理を継続する。

[0070]

以上示した構成であるので、実施例1によれば、不具合の再現性が良くなる。

[0071]

(実施例2)

実施例2は、1. 不具合の再現性が悪い、という問題を解決している。実施例2では、実施例1のように解析ボード24上にマイコンインターフェイスモジュール35を必要としない、簡素化した解析ボード24による不具合マイコン解析システムを提供する。

[0072]

図12は、実施例2における、記録時のワークステーション26の構成図である。実施例1からの変更点は、制御デジタルIOボード34、解析ボード制御線がないことである。これらはマイコンインターフェイスモジュール35を使用しないため、必要としない。

[0073]

図13は、実施例2における記録時の解析ボード24の構成図である。実施例1からの変更点は、マイコンインターフェイスモジュールを使用しないことである。このため、各端子信号線は、直接マイコンソケット36に接続される。

[0074]

図14は、実施例2における再生時のワークステーション26の構成図である。実施例1からの変更点は、制御デジタルIOボード34、解析ボード制御線がないことである。これらは、マイコンインターフェイスモジュール35を使用し

ないため、必要としない。端子トレースデータ31は、再生時にマイコンの出力 端子の状態を記録したデータである。

[0075]

図15は、実施例2における再生時の解析ボード24の構成図である。実施例1からの変更点は、マイコンインターフェイスモジュール35を使用しないことである。このため各端子信号線は、直接マイコンソケット36に接続される。また、端子信号線の方向は、次のようになる。入力端子は、ワークステーション26から正常マイコン45へ、出力端子は、正常マイコン45からワークステーション26へと向かう。

[0076]

実施例2のシステムの動作は、不具合データの記録時は実施例1とほぼ同様である。しかし、マイコンインターフェイスモジュール35が存在しないため、一部が異なる。まず、マイコンインターフェイスモジュール無し対応の記録ソフトウェア29'をロードする。制御デジタルIOボード34が存在しないため、解析ボード24の初期設定が不要である。次に、実施例1と同様に記録を行い、端子トレースデータ31を得る。

[0077]

再生は、まず、マイコンインターフェイスモジュール無し対応の再生ソフトウェア30'をロードする。マイコン端子が「入力」の場合、実施例1と同様に端子トレースデータ31を出力する。マイコン端子が「出力」の場合、端子デジタルIOボード33の方向設定を、正常マイコン45からワークステーション26へとし、端子デジタルIOボード33への入力信号を、記録時と同じように端子トレースデータ31'に保存する。再生動作は、実施例1のように終点検出を行わず、再生中の端子トレースデータ31が終了した時点で終了する。

[0078]

差異点の検出に関して、図16の端子トレースデータ比較図を用いて説明する。記録、再生において、それぞれ端子トレースデータ(記録時)31、及び端子トレースデータ(再生時)31、の、2つのデータが得られる。この2データをワークステーション26において比較し、端子トレースデータ差分として出力す

る。端子トレースデータ差分において、不具合マイコン22と正常マイコン45 の差が明確に判別可能となり、実施例1と同様の不具合発生タイミング結果を得 ることができる。

[0079]

実施例2では、実施例1と同等の効果が、マイコンインターフェイスモジュール35および制御デジタルIOボード34の無い簡素化したシステムで得ることができる。従って、システムが簡素化された分、コストダウンが可能になる。

[0080]

(実施例3)

実施例3は、1. 不具合の再現性が悪い、という問題と、2. 真の不具合と検 出された不具合との関連性の解析が困難である、という問題を解決する。

[0081]

実施例3の不具合データ記録時の構成は、実施例1と同様である。図17は、 実施例3における、不具合データ再生時のシステム構成図である。図17に示す ように、実施例1の正常マイコン45(図7)を、インサーキットエミュレータ 46に交換したものである。実施例3において、不具合データ記録時、再生時の 動作は、実施例1と同様である。

[0082]

実施例3では、エミュレータ46を使用することにより、不具合発生時点の正常マイコン45の内部状態を解析することが可能になる。また、この解析結果から原因を追及するために、不具合発生時点から遡った時点での内部状態を、次の手順で解析することができる。

[0083]

まず、起動から不具合発生時点より前の任意の時点まで、クロック制御ボード 3 2 よりクロックを供給する。その後クロックを停止し、インサーキットエミュレータ4 6 を停止し、実行モードよりモニタモードに変えて、マイコンの内部解析を行う。このようにすれば、不具合発生までの端子トレースデータ 3 1 が保存されているため、任意の時点まで動作させて解析することができる。

[0084]

(実施例4)

実施例4は、1. 不具合の再現性が悪い、という問題と、2. 真の不具合と検 出された不具合との関連性の解析が困難である、という問題を解決する。

[0085]

実施例3では、インサーキットエミュレータ46を接続することで、正常マイコン45の内部情報が取得可能であるが、解析を行う上で不具合マイコン22の内部情報が取得可能であれば、より深い解析が可能になり、解析速度も向上する。実施例4では、デバッグモニタを搭載した不具合マイコン22において、内部情報を取得する。このために、実施例4では、評価対象のマイコンとして、デバッグモニタソフトウェアをあらかじめ搭載したマイコンを使用する。

[0086]

図18は、実施例4における、マイコンの内部構成図である。図18に示すように、マイコン50の内部のROM51上に、デバッグモニタソフトウェア53が搭載されているが、記録/再生時には動作しない。実施例4では、デバッグモニタ53はアプリケーションソフトウェア52で使用しないシリアルインターフェイス入力端子64に信号が入力された時点で起動する。

[0087]

次に、実施例4における、解析時のマイコンの内部構成を図19に示す。アプリケーションソフトウェア52の動作中に、シリアル入力端子64に対して入力が発生した場合、動作がアプリケーションソフトウェア52からデバッグモニタ53に遷移し、デバッグモニタ53においてシリアルインターフェイス60を介してデバッグコマンドを受け付け、コマンドで指定されたRAM55、内部レジスタ情報をシリアルインターフェイス60のシリアル出力端子65よりレスポンスとして読み出すことが可能になる。

[0088]

デバッグモニタ機能を動作させた時点で、アプリケーションソフトウェア 5.2 の動作は中断するが、マイコン 5 0 の外側の回路動作は中断しないため、デバッグモニタ 5 3 起動後は、マイコン 5 0 と外部回路との同期が取れず、起動後には正常に実行されない。

[0089]

実施例4における不具合データ記録時,再生時の構成は,実施例1と同様である。

[0090]

図20は、実施例4における不具合データ解析時の解析ボードの構成図である。実施例1において再生時は正常マイコン45を搭載したが、実施例4では不具合マイコン22の解析を目的とするため、対象システムより不具合の発生したマイコンを抜き取り、解析ボード24に装着する。実施例4では実施例1に対して、デバッグモニタ53を動作させるためのデバッグモニタ入力線、及びデバッグモニタ出力線が解析ボード24に追加されている。

[0091]

次に、解析時のワークステーション66の構成に関して、図21で説明する。 実施例1から変更のある構成要素を次に列挙する。解析ソフトウェア69は、マイコン50より、レジスタ状態、RAM状態を取得するソフトウェアである。シリアルIOボード76は、デバッグモニタ53を動作させるため、シリアル信号を送受信する。レジスタ状態データ71は、取得したレジスタのデータを保存するストレージ68上の領域である。RAM状態データ72は、取得したRAMのデータを保存するストレージ68上の領域である。なお、簡便のために、このマイコンにおいてはメモリマップドIOとし、レジスタはRAMアドレス0~0FFHに配置されるものとする。なお、本明細書、図面において数字の後ろに付した「H」は、その数字が16進数であることを表す。

[0092]

実施例4においては、記録時、再生時の動作は、実施例1と同様である。解析時には、解析ソフトウェア69を起動する。解析ソフトウェア69のフローチャートを図22に示す。

[0093]

解析ソフトウェアがスタートすると、まず最初に、S31でRAM55の読み出しタイミング、読み出しアドレスを設定する(S31)。

[0094]

次に、S32~S37、S41で、設定されたタイミングまで再生動作させる 再生処理を行う。再生処理は、再生と同じ動作をするが、設定した読み出しタイト ミングまで再生すると処理を抜ける。次に、S38で、デバッグモニタ53への RAM読み出しコマンド(シリアル信号)をシリアルIOボードにより送出し、 不具合マイコンのシリアル端子に信号を入力し、デバッグモニタを起動させ、マ イコンの処理をデバッグモニタに切り替える(S38)。デバッグモニタが起動 すると、コマンドを受け付け、指定されたRAMデータをレスポンスとしてシリ アルインターフェイス出力から送出する。S39で読み出したデータをストレー ジ68に保存し(S39)、S40で発振停止する(S40)。

[0095]

デバッグモニタ53の動作において、読み出しコマンド送出により、RAM読み出しまでのタイムラグが生じるが、実施例2で示したインサーキットエミュレータ46により解析を行うことにより、デバッグモニタ動作時の内部動作が判別するため、コマンド送出後、RAM読み出しまでの正確なタイミングをあらかじめ把握することができる。

[0096]

以上示したように、実施例4では、不具合発生マイコンのRAM、レジスタの動作を把握するので、不具合解析が容易になる。

[0097]

(実施例5)

実施例5は、1. 不具合の再現性が悪い、という問題と、2. 真の不具合と検出された不具合との関連性の解析が困難である、という問題を解決する。実施例4の場合でも、デバッグモニタ動作の1コマンド送出からレスポンス受信までに要するタイムラグが生じる。この間にペリフェラルは動作を継続することとなり、ペリフェラル関連レジスタが変化してしまう可能性がある。RAM読み出しのアドレスを順次インクリメントし、RAMを順に読んだとしても、読み出し動作中にRAM、レジスタ内容が変化する可能性が高い。従って、デバッグモニタを起動した時点のRAMデータと乖離している可能性があり、信頼性が低い。実施例5ではこの欠点を補い、解析に必要なRAMデータを時間軸に沿って収集する

[0098]

実施例5は基本的に実施例4と同じ方法でRAMデータを取得するが、取得するデータをタイムラグの影響が無視可能な数に制限する。再生は何回でも再現可能であるため、RAMを取得する領域を順次スキャンし、必要な領域のRAMを複数回繰り返して取得する。特定のタイミングのRAMの取得が終了したら、次に取得するタイミングを変えて、時間軸方向に順次スキャンする。以上により、実施例5では、指定のRAM領域、及び指定の時間範囲におけるレジスタ、RAMの変化データが得られる。

[0099]

実施例5では,不具合データ記録時の構成は実施例1と同様である。また,不 具合データ記録時の動作も実施例1と同様である。図23に,実施例5における ,不具合データ解析時の構成図を示す。

[0100]

ワークステーション 7 7 には、自動トレースソフトウェア 8 0 が動作する。ストレージ 7 9 には、記録時に生成した端子トレースデータ 8 1 、レジストトレースデータ 8 2 、R A M トレースデータ 8 3 が保存されている。

[0101]

実施例5における,不具合データ解析時の動作を,自動トレースソフトウェアのフローチャート図24に示す。プログラムがスタートすると, S41で, 読み込みタイミング範囲の設定, 読み込みアドレスの範囲の設定を行い(S41), S42で読み出しアドレスを初期化し(S42), S43~S48, S54で, 実施例4と同様に, レジスタ, RAMの状態取得を行う。

[0102]

この状態での端子トレースデータ81, レジスタトレースデータ82, RAMトレースデータ83の相関を,図25に示す。最初の1回は,「取得済み」で示される領域のレジストデータが取得され,レジストトレースデータに保存される。アドレス範囲を読み出し完了していないため,次の読み出しアドレス(「取得中」で示される領域)に設定され,再生処理→デバッグモニタによるレジスタ読

み出しを順次繰り返す。

[0103]

指定アドレスを全て読み終えた場合、次の読み出しタイミングを初期値Sより +1インクリメントして設定し、同様にレジスタ、RAMのトレースデータの収 集を継続する。

[0104]

全ての読み出しを完了すると、図26に示す端子トレースデータ81, レジスタトレースデータ82, RAMトレースデータ83を得ることができる。

[0105]

以上示したように、実施例5では、端子トレースデータ81, レジスタトレースデータ82, RAMトレースデータ83を解析することにより、時系列に沿って詳細に不具合解析作業が可能になる。

[0106]

(実施例6)

実施例6は、1. 不具合の再現性が悪い、という問題と、2. 真の不具合と検出された不具合との関連性の解析が困難である、という問題を解決する。実施例5によって、端子、レジスタ、RAMの各トレースデータの収集が可能となったが、不具合箇所を解析する必要がある。そこで実施例6では、トレース上での不具合箇所の明確化を目的とし、実施例5で取得したトレースデータに加え、正常マイコンに対しても同様のトレースを取得し、トレースデータ間の差分を得ることにより差異の発生する明確な箇所を判別する。

[0107]

実施例6を、図27のトレース差分マップによって説明する。図27は、不具合マイコントレースマップと、正常マイコントレースマップと、両者の差分であるトレース差分マップにより構成される。

[0108]

実施例6では、解析ボード24上に正常マイコン45を装着し、実施例5と同様に正常マイコントレースマップを収集する。収集した後、ワークステーションにおいて、正常マイコントレースマップと不具合マイコントレースマップとを比

較し、同値であれば0、異値であれば1となるトレース差分マップを生成する。

[0109]

以上示したように、実施例6ではトレース差分マップにおいて「1」の箇所(差分発生箇所)は、正常マイコンと不具合マイコンの値が異なる箇所にある明確な不具合を示しているため、差異発生箇所に注目して解析作業を行うことによって解析精度が向上する。

[0110]

(実施例7)

実施例7は、1. 不具合の再現性が悪い、という問題と、2. 真の不具合と検 出された不具合との関連性の解析が困難である、という問題を解決する。実施例 6において、差異箇所の明確化は可能になったが、不具合の要因になる事象が別 の事象に従属している可能性があり、複数の発生例から解析が必要な場合が多い 。本実施例では、複数の発生例から解析するデータ処理法を示す。

[0111]

実施例 7 を、図 2 8 のトレース差分マップの比較説明図によって説明する。本実施例では、不具合マイコンを使用して、不具合発生例を 6 例発生させ、各々の発生例に関して実施例 5 と同様にトレース差分マップを求めた。各不具合例において、リセット~不具合検知までのタイミングは不定であるが、不具合発生を検知した端子トレースデータの差異点を一致させるように各マップをアライメントすることにより、不具合検知前のトレース状態を比較することが可能になる。図 2 8 中に、アライメントした 6 例のデータの平均値の分布を「トレース差分マップ間平均分布」、ばらつき(3 σ)の分布を「トレース差分マップ間 3 σ 分布」として示している。

[0112]

実施例7では、得られた6例のトレースマップを、ワークステーションにおいて、端子トレースデータで最初に差異が発生した箇所を合わせるアライメント操作を行い、最も狭いマップに正規化する。次に、正規化されたマップに対し、マップ間の全トレース点の平均と3σ値のマップを、統計処理することにより得る

[0113]

以上示したように、実施例7では、平均のマップと3 σのマップとにより、確実に差異が発生する箇所、発生例により変動がある箇所等のグルーピングを行うことで、主事象、従属事象の判別が可能になり、従属事象が発生している場合であっても解析が可能になる。

[0114]

(実施例8)

実施例 8 は、1. 不具合の再現性が悪い、という問題を解決する。実施例 5 によるトレースデータの取得において、リセットから不具合発生が長時間に及ぶ場合、トレースの取得において、長時間の再生を繰り返す必要があり、トレースを得るために長時間を必要とする。そこで実施例 8 では、任意のマイコンの状態を取得/レジューム(復活)させることにより、繰り返し時間を短縮することを目的とする。

[0115]

実施例8において,不具合データ記録時の構成は実施例1と同様である。また,不具合データ再生時の動作も実施例1と同様である。図29に,実施例8における,復活データ取得時の説明図を示す。不具合データの再生後,トレース取得タイミングSより前のタイミングに復活タイミングRを設定する。

[0116]

実施例 8 では、実施例 5 と同様の方法で復活タイミング R におけるレジスタ、R A M トレースを取得し、復活データ 8 9 として保存する。図 3 0 は、状態の復活とトレース取得の状態を示す図である。図 3 0 において、復活タイミング R における端子状態をマイコンに出力し、デバッグモニタを使用し、復活データのR A M 状態を順次マイコンに書き込む。次に、タイマ等の自前で変化するレジスタを残し、レジスタ状態を書き込む。最後に残ったレジスタを書き込み、保存していた状態が復活可能となる。復活した後、トレースデータ取得タイミング S に達すると、トレースデータを取得する。

[0117]

以上示したように、実施例8では、状態を復活することにより再生時間を大幅

に短縮することができ、トレースデータの取得時間の短縮化が図れる。

[0118]

(実施例9)

実施例9は、1. 不具合の再現性が悪い、という問題と、2. 真の不具合と検出された不具合との関連性の解析が困難である、という問題を解決する。実施例5によって、不具合/正常マイコントレースデータの取得が可能になったが、端子、RAM、レジスタトレースデータではCPUが処理している命令は判明しない。実施例9では、トレースデータと実行中の命令との融合を目的とする。

[0119]

実施例9のシステムを、図31によって説明する。正常マイコン再生時に、正常マイコンの変わりにエミュレータ46を使用する。エミュレータ機能により、 入出力端子の状態トレース及び命令トレースが取得可能である。

[0120]

実施例9では、エミュレータ46によるトレースデータ90、91を、ホストコンピュータ49により取得し、ワークステーションのストレージ88に転送する。トレースデータ151には、命令トレースデータとレジスタトレースデータとが含まれる。

[0121]

既に取得済みのレジスタトレースデータとエミュレータ46によるレジスタトレースデータの状態を比較し、アライメントを行い、オフセットを取得する。このオフセット命令をトレースデータにも適用することにより、同期した、端子ーレジスターRAMー命令、のトレースを得ることが可能になる。

 $\{0122\}$

以上示したように、実施例9では、命令トレースデータを同期させることにより、より詳細にマイコンの動作を把握することが可能になり、解析精度が向上する。

[0123]

(実施例10)

実施例10は,1. 不具合の再現性が悪い,という問題を解決する。不具合の

解析を行う場合,実際の処理速度では速すぎて不具合を見落とすことが発生して いた。実施例10はこの問題を解決する。

[0124]

実施例2における記録に関して、図32に解析ボード構成図を示す。記録時に関しては、実速度1倍にて記録する。また、実施例2における再生に関して、図33に解析ボード構成図(再生時)を示す。

[0125]

実施例10では、再生時に、クロック制御ボードをワークステーションにより操作し、クロック周波数を調整する。不具合を見落とす場合は、クロックスピードを低下させる。記録時は外部回路があるため実速度でしか動作しない場合があるが、再生時はマイコンに供給するクロックスピードを可変するだけであるため、マイコンが許容する範囲内で自由にクロック速度が可変可能である。

[0126]

以上示したように、実施例10では、再生時のクロックスピードを可変することにより、記録時には発見できなかった不具合が発見しやすくなる。また、実速度では再生に長時間を要する場合には、クロック速度を上げることにより再生時間を短縮できる。

[0127]

(実施例11)

実施例11は、1. 不具合の再現性が悪い、という問題と、3. 不具合の再発を防止するテスト方法の確立が困難である、という問題を解決する。従来は、マイコンの不具合を発見してから解析作業を行い、原因を究明した後に不具合が発生したマイコンを検査で失格とするテストプログラムを作成していた。しかしこの作成には非常に時間を要していた。実施例11は、短時間に不具合マイコンを失格とする検査方法を提供する。

[0128]

実施例11による検査方法を、図34の解析ボード構成図に示す。実施例11 における検査方法は、実施例2と同様に、不具合マイコン22の不具合発生の端 子トレースデータを取得し、正常マイコンで再生させ、正常マイコンの端子トレ ースデータを取得しておく。そして検査時には、正常マイコンの端子トレースデータを、評価マイコン92によって再生する。

[0129]

評価マイコン92が正常であった場合、マイコンの端子出力と端子トレースデータの差異は無いため、差異信号は"L"のままで再生が終了する。評価マイコン92に不具合マイコン22と同等の不具合があった場合は、再生時にマイコンの出力端子と端子トレースデータとの差異が発生し、差異信号が"L"から"H"に変化し、異常が発生したことを検知できる。

[0130]

以上のように、実施例11の検査方法により、不具合の原因を解析できていない段階であっても、不具合の発生するマイコンを検査することが可能になる。また、応用として、図35に示すように、解析ボード24を複数用意し、各解析ボードの差異信号を多入力(マルチゲート)OR94に入力し、論理和の信号を差異信号としてワークステーションに接続することにより、複数のマイコンの検査を同時に行うことが可能になり、検査スループットの向上が期待できる。

[0131]

(実施例12)

以上説明した実施例1~11に関しては、デジタル入力端子のみのマイコンに関して適応する。実施例12は、アナログ入力端子対応=AD変換付きのマイコンに適用する。以上示したように、実施例12では、記録時にはアナログ入力端子の印加電圧を記録する。そして再生時には、再生した電圧をアナログ入力端子に印加することにより、アナログ入力端子付きマイコンに対応する。以下に、実施例12の記録時、再生時の構成を説明する。

[0132]

記録時の、アナログ入力端子付きマイコンに対応したワークステーションに関し、図36に、アナログ端子対応ワークステーション構成図(記録時)を示す。 実施例2のワークステーションに対して、下記の項目が追加される。

[0133]

アナログI〇ボード103は、アナログ対応記録ソフトウェア98の制御によ

って、アナログ入力ポート104に対してAD変換を行い、変換結果をストレージ97上の記録アナログトレースデータ100に記録する。アナログ端子入力線はアナログ入力ポート104に接続されており、アナログ対応記録ソフトウェア98の制御によりアナログ入力ポート104が入力状態に設定され、AD変換を行う。アナログ端子出力線はアナログ出力ポート105に接続されており、アナログ対応記録ソフトウェア98の制御によりアナログ出力ポート105が停止(ハイインピーダンス)状態に設定されている。記録アナログトレースデータ100は、アナログ入力ポート104に入力された電圧のトレースデータである。

[0134]

次に、アナログ端子付きマイコンに対応した解析ボードに関して、図37のアナログ対応解析ボード構成図(記録時)によって説明する。実施例12では、実施例2の解析ボードに対して次の項目が付加される。アナログ入力端子93は、マイコンのアナログ入力端子である。アナログ端子入力線は、アナログ入力端子93の印加電圧を送出する。アナログ端子出力線は、ハイインピーダンス(停止)状態に設定されるため無効である。上記2線は、マイコンソケット36のアナログ入力端子93に接続されており、互いに導通している。

[0135]

実施例12における再生時について、図38に、アナログ入力端子対応ワークステーション構成図(再生時)を示して説明する。

[0136]

記録時のワークステーションに対して、次の項目が変更されている。出力アナログトレースデータ106は、アナログ対応再生ソフトウェア98の制御により、記録アナログトレースデータ100をコピーしたデータである。このデータに従って、アナログ入力端子93に印加する電圧を生成する。アナログ端子入力線は、アナログ対応再生ソフトウェアの制御により停止状態に設定されている。アナログ端子出力線は、アナログ対応記録ソフトウェア98の制御により出力状態に設定され、出力アナログトレースデータ106を順次DA変換した電圧を出力する。

[0137]

次に、図39の、アナログ入力端子対応解析ボード構成図(再生時)によって 説明する。記録時に対して次の項目が変更されている。アナログ端子入力線は、 停止状態に設定されている。アナログ端子出力線は、出力状態に設定されており 、アナログ入力端子に対し電圧を印加する。上記2線は、マイコンソケット36 のアナログ入力端子93に接続されている。

[0138]

実施例12において、記録時は、不具合マイコン22のアナログ入力端子に対象システムより電圧が印加される。この電圧を、アナログ入力端子→検査プローブ→マイコンソケット→アナログ入力端子線→アナログ入力ポート、の経路を経てアナログIOボード103に到達し、AD変換された電圧データを、端子トレースデータ99と同様に、記録アナログトレースデータ100に保存する。

[0139]

アナログ入力端子の再生においては、記録アナログトレースデータ100を出力アナログトレースデータ106にコピーした後、このデータをアナログIOボード103にロードし、端子トレースデータ99と同期してDA変換を行い、アナログ電圧を、アナログ出力ポート→アナログ端子出力線→マイコンソケット→アナログ入力端子、を経由してアナログ入力端子93に印加する。この動作により、正常マイコン45のアナログ入力端子93には、記録時と同じ電圧が印加される。

[0140]

以上示したように、実施例12では、アナログ入力端子をもつマイコンにおいても、記録、再生、解析が可能になる。

[0141]

(実施例13)

実施例12において、アナログ入力端子に対応する方法を説明したが、実施例13では、アナログ入力端子=DA変換付きマイコンに適応することを目的とする。実施例13では、記録時には、アナログ出力端子155の印加電圧を記録する。そして再生時には、アナログ出力端子155より出力された電圧と記録時の電圧の比較を行う。

[0142]

以下に、各々の状態に対応した構成を説明する。記録時は、実施例12と同様である。再生時は、図40にアナログ出力端子対応ワークステーション構成図(再生時)を示して説明する。記録時のワークステーションに対して、次の項目が変更されている。再生アナログトレースデータ107は、アナログIOボード103によりアナログ端子入力線の電圧をAD変換したデータを保存する。

[0143]

次に、図41にアナログ出力端子対応解析ボード構成図(再生時)を示して説明する。記録時に対して変更はない。記録時は、実施例12と同様である。再生時は、記録時と同様に、アナログ出力端子155の電圧を再生アナログトレースデータ107に記録する。再生完了後に、記録時に記録した記録アナログトレースデータ100と、再生時に記録した再生アナログトレースデータ107との比較を行う。

[0144]

この比較を、図42のアナログ出力端子トレースデータ比較図で説明する。図42において、端子トレースデータ(記録時)、記録アナログトレースデータ、アナログトレースデータ差分、再生アナログトレースデータを示す。記録時に取得した不具合マイコン22の記録アナログトレースデータを比較すると、差異点Eにおいてトレース電圧が異なっており、この時点でアナログ出力電圧が異なるという不具合が検知される。

[0145]

以上示したように、実施例13では、アナログ出力端子155を持つマイコンにおいて、記録、再生、解析等の動作が可能となり、アナログ出力電圧が異なる不具合に対しても検知可能となる。

[0146]

(実施例14)

実施例14は、1. 不具合の再現性が悪い、という問題を解決する。実施例1 2において、アナログ入力端子をもつマイコンにおける記録、再生、解析動作が可能になったが、AD変換においては、マイコン毎のAD変換個体差が存在し、 同じ端子電圧を印加した場合であっても変換値が異なる事象が発生し、再生、解析動作が正常に行われない。実施例14では、このマイコンの個体差を吸収する方法を提供する。

[0147]

実施例14は、基本的に比較するマイコン相互のアナログ差分特性を収集しておき、トレース使用前に補正をかける方法である。アナログ入力端子のAD変換特性を評価するために、AD変換器の変換値=アナログ入力レジスタを読む必要があるため、デバッグモニタを搭載したマイコンを使用する。図43に、デバッグモニタを使用したマイコンの内部構造を示す。デバッグモニタを搭載したマイコンに関して説明した実施例4と異なる点は、アナログ入力端子119と、アナログ入力端子電圧をAD変換した値を保持するアナログ入力レジスタ114がある点である。

[0148]

実施例14では、最初に、正常マイコンと不具合マイコンのAD差分特性を取得する。解析ボード24上のマイコンソケット36に正常マイコンを搭載し、ワークステーションにおいて、アナログ入力補正ソフトウェア123を動作させ、アナログIOボードに測定範囲の初期値(本実施例では、0H)を設定(アナログ入力レジスタ読み出しコマンドをシリアル入力し、読み出し値のレスポンスを得る)し、対応するアナログ電圧を出力し、マイコンのアナログ入力端子に印加する。

[0149]

次に、デバッグモニタの機能を利用して、マイコン上でAD変換を行い、AD変換値=アナログ入力レジスタを取得する。次に、アナログIOボードの設定値をインクリメント(O1H)し、出力電圧を変化させ、同様にアナログ入力レジスタを取得する。この動作を上限(本実施例では、FFFFH)まで繰り返し、アナログIOボードの出力設定値と、アナログ入力レジスタ値との相関を取得する。図44は、アナログIOボードとアナログ入力レジスタ値との相関図である。アナログIOボードの出力設定値を、図44の(A)に示す。

[0150]

次に、搭載するマイコンを、不具合マイコンに交換して同様に相関を取得する。アナログ入力レジスタ値を、図44の(C)に示す。これら両相関より、相関特性の差分(図44の(B))が得られる。この差分より、アナログ変換特性を補正することが可能になる(図45)。

[0151]

次に、実施例12と同様に、不具合マイコンに対する記録を行い、記録アナログトレースデータを取得する。実施例12においては、記録アナログトレースデータを無加工のまま出力アナログトレースデータに複製したが、本実施例では、記録アナログトレースデータに対し、差分特性による補正を行い、出力アナログトレースデータを生成する。この補正により、正常マイコンと不具合マイコンのAD変換後のアナログ入力レジスタ値は一致するはずである。そして再生時には、生成した出力アナログトレースデータを使用する。

[0152]

以上示したように、実施例14では、アナログ入力特性の異なる不具合マイコンと正常マイコンにおいても、差分による補正を行うことによって同等の再生状態を得ることができる。

[0153]

(実施例15)

実施例15は、1. 不具合の再現性が悪い、という問題を解決する。実施例13において、アナログ出力端子155を持つマイコンにおける記録、再生、解析動作が可能になったが、DA変換においては、マイコン毎のDA変換個体差が存在し、同じ値を設定した場合であっても、出力電圧が異なる事象が発生し、再生、解析動作が正常に行われない場合があった。実施例15では、この個体差を吸収する方法を提供する。

[0154]

実施例15では、比較するマイコン相互のアナログ差分特性を収集しておき、トレース比較において補正をする。アナログ出力端子のDA変換特性を評価するために、DA変換器の設定値=アナログ出力レジスタを書き込む必要があるため、デバッグモニタを搭載したマイコンを使用する。図46に、デバッグモニタを

使用したマイコンの内部構造を示す。

[0155]

デバッグモニタを搭載したマイコンに関して説明した実施例4と異なる点は、 アナログ出力端子129と、アナログ出力電圧の設定値を保持するアナログ出力 レジスタ152がある点である。

[0156]

実施例15では、最初に、正常マイコンと不具合マイコンのDA差分特性を取得する。まず、解析ボード上のマイコンソケットに正常マイコンを搭載し、ワークステーションにおいて、アナログ出力補正ソフトウェア124を動作させ、デバッグモニタ111を操作し、アナログ出力レジスタ152に設定範囲の初期値(本実施例では、0H)を設定し(アナログ出力レジスタ書き込みコマンドをシリアルに入力し、書き込み完了レスポンスを得る。)、DA変換動作をさせ、アナログ出力端子にDA変換電圧を出力させ、この電圧をアナログIOボード103でAD変換し、AD変換値を読みとる。

[0157]

次に、アナログ出力レジスタ値をインクリメント(01H)し、出力電圧を変化させ、同様にアナログIOボード103のAD変換値を読みとる。この動作を上限(本実施例では、FFH)まで繰り返し、アナログ出力レジスタ152の設定値とアナログIOボードのAD変換値の相関を取得する。図47は、アナログ出力設定値とアナログIOボード入力値との相関図である。図47中に、アナログ出力設定値を(A)に示す。

[0158]

次に、搭載するマイコンを不具合マイコンに交換して同様に相関を取得する。 アナログI〇ボード入力値を、図47の(C)に示す。これら両者の相関より、 相関特性の差分ず47の(B)が得られ、この差分によりアナログ変換特性を補 正することが可能になる。

[0159]

次に,実施例13と同様に不具合マイコンに対する記録を行い,差分特性による補正を行い,比較アナログトレースデータを生成する。この補正により,比較

アナログトレースデータは不具合マイコンのアナログ出力値と一致する。再生時には、実施例13と同様に再生を行い、再生アナログトレースデータを取得する。次に、実施例13と同様に、比較アナログトレースデータと再生アナログトレースデータの比較を行う(図48)。

[0160]

以上示したように、実施例15では、アナログ出力特性の異なる不具合マイコンと正常マイコンにおいても、差分による補正を行うことによって個体差に依存しない比較を行うことができる。

[0161]

(実施例16)

実施例16は、1. 不具合の再現性が悪い、という問題と、2. 真の不具合と 検出された不具合との関連性の解析が困難である、という問題を解決する。実施 例4においては、デバッグモニタを使用してマイコンの内部情報を得たが、デバ ッグモニタはソフトウェアであるためアプリケーションソフトウェアとのリソー ス競合が発生し、共存が難しい欠点があった。実施例16は、オンチップデバッ ガの搭載により、上記の問題を回避することを目的とする。

[0162]

図49に、オンチップデバッガ134を搭載したマイコンの内部構成図を示す。実施例16のオンチップデバッガ134は、デバッグ専用のインターフェイス137をもち、このデバッガインターフェイス137を起動することによりアプリケーションソフトウェア127を停止し、RAM129、レジスタ130、132等のマイコン126のリソースが操作可能な機能をもたせる。

[0163]

図50に、このオンチップデバッガに対応したワークステーションの構成図 (解析時)を示す。実施例4からは次の点が変更されている。デバッグインターフェイスボード150は、オンチップデバッガ134に対応した双方向インターフェイスである。デバッグインターフェイス信号線は、マイコン126のデバッガインターフェイス137とワークステーション140のデバッグインターフェイスボード150とを接続する信号線である。

[0164]

実施例16では実施例4と同様に、解析時にマイコン内部の情報を取得し、書き込み時にデバッグモニタの変わりにオンチップデバッガを操作する。

[0165]

以上示したように、実施例16では、モニタデバッガはプログラム中に搭載する必要があるため、ソフトウェア中にデバッグモニタを搭載しないマイコンに関しては本評価システムを使用できない。また、個々のアプリケーションにおいて、デバッグモニタに使用するリソースが変わり、インターフェイスが変わる可能性があったが、オンチップデバッガを搭載したマイコンを使用する場合は、該当マイコン全てに適用可能で、また、同じデバッグインターフェイスをもつため、デバッグインターフェイスボードを共有でき、適用範囲が広がる。

[0166]

(実施例17)

実施例17は,4.解析システムの構築が困難である,という問題を解決する。以上の実施例1~16では,本発明によるシステムを構成するためにはワークステーションで使用する以下の多数のソフトウェアを開発する必要がある。例えば,

- ・記録ソフトウェア(モジュールあり、デジタル)
- ・記録ソフトウェア(モジュールあり,デジタル,,アナログ)
- ・記録ソフトウェア(モジュールなし、デジタル)
- 記録ソフトウェア(モジュールなし、デジタル、、アナログ)
- ・再生ソフトウェア(同上)
- ・解析ソフトウェア(同上+モニタデバッガ対応)
- 解析ソフトウェア(同上+オンチップデバッガ対応)
- ・自動トレースソフトウェア(同上)
- ・復活ソフトウェア
- ・・・・・・・・などである。

[0167]

各々に関して、対象マイコン毎にアナログの有無、デバッグモニタの有無、イ

ンターフェイスの種類等の複雑なパラメータがあり、全てのソフトウェアを開発 するためには多大な開発工程が必要となる。そこで、実施例17では、これらの ソフトウェアの開発効率を上げるソフトウェア構造を提供することを目的とする

[0168]

図51に、ホストソフトウェアの構造を示す。デバッグモニタ/オンチップデバッガの違いにより、デバッガインターフェイスが、シリアルIO/デバッグインターフェイスの2種類が存在する。図51中、ソフトウェアの囲い内は、ワークステーションのソフトウェアの内部構造に関する項目である。

[0169]

ソフトウェアは3階層に構造化される。最下層がドライバレイアであり、この 階層において、搭載するボードに対応するドライバを提供する。クロック制御ボ ードに関しては、クロック制御ボードドライバが対応する。

[0170]

ドライバレイアの上位には、機能モジュールレイアが存在し、その間には、ドライバAPI(アプリケーションインターフェイス)が規定されており、このインターフェイスを介して、プロセス間通信を行う。

[0171]

ドライバレイアの目的は、異なったボードが搭載された場合であってもドライバ内部でボードの差異を吸収し、同一のドライバAPIを提供することである。例として、デバッグインターフェイスとして実施例4で使用したシリアルIOが用いられているが、これを実施例16で使用したオンチップデバッガに変える場合、インターフェイスボードとドライバの両方を交換することにより、ハードウェアの差をドライバが吸収し、デバッガに関するドライバAPIは変えずに済むため、機能モジュールレイアのソフトウェアモジュールは変更する必要がない。

[0172]

機能モジュールレイアの上位にはアプリケーションレイアが存在し、その間には、モジュールAPIが規定されており、このインターフェイスを介して、プロセス間通信を行う。モジュールレイアの目的は、デジタル端子記録処理、デジタ

ル端子再生処理等のソフトウェアを作成する上で必要となる機能単位での処理モ ジュールを展開することにある。

[0173]

機能モジュールは、ハードウェアのアクセスに関しては、ドライバAPIを介してドライバとプロセス間通信を行い、アプリケーションレイアに対しては、モジュールAPIを提供する。

[0174]

アプリケーションレイアは、上に列挙した記録ソフトウェア、再生ソフトウェア等のアプリケーションを提供することを目的とし、モジュールAPIを介して機能モジュールをアクセスすることにより機能の実装を簡易化する。

[0175]

実施例17において実際のソフトウェア開発は、ドライバAPI、モジュールAPIの規定を明確にした上で必要とするハードウェア、個別機能、アプリケーションに関して、個別にドライバ、モジュール、アプリケーションを開発する。

[0176]

以上説明したように、実施例17によるソフト階層構造を実現することにより、各ドライバ、モジュール、アプリケーションの開発が独立に行え、共通したリソースが使用可能であるため、開発効率がよく、柔軟性に富む評価システムの開発が可能になる。

[0177]

(実施例18)

実施例18は,2.真の不具合と検出された不具合との関連性の解析が困難である,という問題を解決する。対象システムにおいて,マイコン以外の不具合について,再現性が乏しく実速度では減少を補足しきれない等の理由により解析が困難である場合があった。そこで,本発明によるシステムをマイコンを搭載する対象システムに適用すれば、システム全体の不良解析が可能になる。

[0178]

図52に、対象システムへの応用例を示す。解析ボードを検査プローブを介してマイコンを除去したシステムに接続する。

[0179]

あらかじめ取得しておいた不具合の発生を記録した端子トレースを再生することにより、システムの不具合が何度でも再生することができる。また、クロック 速度を低下することにより、マイコンから外部に送出する信号速度が低下し、システムの不具合減少を補足しやすくなる。

[0180]

以上示したように,実施例18により,マイコン搭載システムにおいて,解析 しやすい速度で確実に不具合が再現可能である。このため,システムとしての不 具合の解析効率が向上する。

[0181]

以上、添付図面を参照しながら本発明のロジックLSIの不良解析システム、 及び不良解析方法の好適な実施例について説明したが、本発明はこれらの例に限 定されない。いわゆる当業者であれば、特許請求の範囲に記載された技術的思想 の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、 それらについても当然に本発明の技術的範囲に属するものと了解される。

[0182]

【発明の効果】

以上示したように、本発明によれば、不具合の再現性が良い、真の不具合と検 出された不具合との関連性の解析が容易である、不具合の再発を防止するテスト 方法の確立が容易である、解析システムの構築が容易である、ロジックLSIの 不良解析システム、及び不良解析方法が提供できた。

【図面の簡単な説明】

【図1】

図1は、実施例1における、不良解析システムの構成を示す概念図である。

【図2】

図2は、実施例1における、記録時のワークステーションの構成を示す概念図である。

【図3】

図3は,実施例1における,解析ボードの構成を示す概念図である。

【図4】

図4は、実施例1における、マイコンインターフェイスモジュールの内部構成 を示す概念図である。

【図5】

図5は、実施例1における、端子トレースデータの記録図である。

【図6】

図6は、実施例1における、再生時のワークステーションの構成を示す概念図である。

【図7】

図7は、実施例1における、再生時の解析ボードの構成図である。

【図8】

図8は、実施例1における、再生時のマイコンインターフェイスモジュールの構成を示す概念図である。

【図9】

図9は、実施例1における、正常マイコン出力と不具合マイコン出力の端子トレースデータの記録図である。

【図10】

図10は、実施例1における、記録ソフトウェアの動作を示すフローチャートである。

【図11】

図11は,実施例1における,再生ソフトウェアの動作を示すフローチャートである。

【図12】

図12は、実施例2における、記録時のワークステーションの構成を示す構成 図である。

【図13】

図13は、実施例2における、記録時の解析ボードの構成を示す概念図である

【図14】

図14は、実施例2における、再生時のワークステーションの構成を示す概念図である。

【図15】

図15は,実施例2における,再生時の解析ボードの構成を示す概念図である

【図16】

図16は、実施例2における、端子トレースデータ比較図である。

【図17】

図17は、実施例3における、不具合データ再生時のシステム構成図である。

【図18】

図18は、実施例4における、マイコンの内部構成を示す概念図である

【図19】

図19は,実施例4における,解析時のマイコンの内部構成を示す概念図である。

【図20】

図20は、実施例4における、不具合データ解析時の解析ボードの構成を示す概念図である。

【図21】

図21は、実施例4における、解析時のワークステーションの構成を示す概念図である。

【図22】

図22は、実施例4における、解析ソフトウェアの動作を示すフローチャートである。

【図23】

図23は、実施例5における、不具合データ解析時のシステムの構成を示す概 念図である。

【図24】

図24は、実施例5における、不具合データ解析時の動作を示す、自動トレー スソフトウェアのフローチャートである。 【図25】

図25は、実施例5における、状態取得中の端子トレースデータ、レジスタトレースデータ、RAMトレースデータの相関図である。

【図26】

図26は、実施例5における、状態取得完了後の端子トレースデータ、レジスタトレースデータ、RAMトレースデータの相関図である。

【図27】

図27は、実施例6における、トレース差分マップである。

【図28】

図28は、実施例7における、トレース差分マップである。

【図29】

図29は、実施例8における、復活データ取得の状態を示すマップである。

【図30】

図30は、状態の復活とトレース取得の状態を示すマップである。

【図31】

図31は、実施例9における、データ取得の状態を示すマップである。

【図32】

図32は、実施例10における、記録時の解析ボードの構成を示す概念図である。

【図33】

図33は、実施例10における、再生時の解析ボード構成を示す概念図である

【図34】

図34は、実施例11おける、検査時の解析ボードの構成を示す概念図である

【図35】

図35は、実施例11における、複数の解析ボードの構成を示す概念図である

【図36】

図36は、実施例12における、記録時のアナログ端子対応ワークステーションの構成を示す概念図である。

【図37】

図37は、実施例12における、記録時のアナログ対応解析ボードの構成を示す概念図である。

【図38】

図38は、実施例12における、再生時のアナログ入力端子対応ワークステーションの構成を示す概念図である。

【図39】

図39は、実施例12における、再生時のアナログ入力端子対応解析ボードの構成を示す概念図である。

【図40】

図40は、実施例13における、再生時のアナログ出力端子対応ワークステーションの構成を示す概念図である。

【図41】

図41は、実施例13における、再生時のアナログ出力端子対応解析ボードの構成を示す概念図である。

【図42】

図42は、実施例13における、アナログ出力端子トレースデータの比較図である。

【図43】

図43は、実施例14における、デバッグモニタを使用したマイコンの内部構造を示す概念図である。

【図44】

図44は、実施例14における、アナログIOボードとアナログ入力レジスタ値との相関図である。

【図45】

図45は,実施例14における,相関特性の差分から,アナログ変換特性を補 正する動作を説明する概念図である。 【図46】

図46は、実施例15における、デバッグモニタを使用したマイコンの内部構造を示す概念図である。

【図47】

図47は、実施例15における、アナログ出力設定値とアナログIOボード入力値の相関図である。

【図48】

図48は、実施例15における、比較アナログトレースデータと再生アナログトレースデータの比較を行う動作を説明する概念図である。

【図49】

図49は、実施例16における、オンチップデバッガを搭載したマイコンの内部構成を示す概念図である。

【図50】

図50は、実施例16における、解析時のオンチップデバッガに対応したワークステーションの構成を示す概念図である。

【図51】

図51は、実施例17における、ホストソフトウェアの構造を示す概念図である。

【図52】

図52は、実施例17における、対象システムへの応用例を示す概念図である

【図53】

図53は、従来の不良解析の対象システムに、不具合マイコンが組み込まれて いる状態を示す概念図である。

【図54】

図54は,正常マイコンの内部構成を示す概念図である。

【図55】

図55は,不具合マイコンの内部構成を示す概念図である。

【符号の説明】

- 1 対象システム
- 2 表示回路
- 3 入出力回路
- 4 内部回路
- 5 不具合マイコン
- 6 インターフェイス回路
- 7 マイコン
- 8 ROM
- 9 アプリケーションソフトウェア
- 10 CPU
- 1 1 RAM
- 12 インターフェイスレジスタ
- 13 ペリフェラルレジスタ
- 14 入出力インターフェイス
- 15 ペリフェラル
- 16 入力端子
- 17 出力端子
- 20 制御ブロック
- 21 対象システム
- 22 不具合マイコン
- 23 検査プローブ
- 24 解析ボード
- 25 接続ハーネス
- 26 ワークステーション
- 27 CPU
- 28 ストレージ
- 29 記録ソフトウェア
- 29' マイコンインターフェイスモジュール無し対応の記録ソフトウェア
- 30 再生ソフトウェア

- 31 端子トレースデータ(記録時)
- 31' 端子トレースデータ (再生時)
- 32 クロック制御ボード
- 33 端子デジタルIOボード
- 34 制御デジタルIOボード
- 35 マイコンインターフェイスモジュール
- 36 マイコンソケット
- 37 クロックブロック
- 38 端子制御ブロック
- 39 端子信号差異検出ブロック
- 40 端子切断制御部
- 41 制御信号デコーダ
- 42 クロック方向制御部
- 43 クロック入力バッファ
- 44 クロック出力バッファ
- 45 正常マイコン
- 46 エミュレータ
- 47 エミュレータプローブ
- 48 エミュレータケーブル
- 49 ホストコンピュータ
- 50 マイコン
- 51 ROM
- 52 アプリケーションソフトウェア
- 53 デバッグモニタソフトウェア
- 54 CPU
- 5 5 R A M
- 56 インターフェースレジスタ
- 57 シリアルインターフェイスレジスタ
- 58 ペリフェラルレジスタ


- 59 インターフェイス
- 60 シリアルインターフェイス
- 61 ペリフェラル
- 62 入力端子
- 63 出力端子
- 64 シリアルインターフェイス入力端子
- 65 シリアル出力端子
- 66, 77, 95 ワークステーション
- 67, 78, 96 CPU
- 68, 79, 88, 97 ストレージ
- 69 解析ソフトウェア
- 70 端子トレースデータ
- 71 レジスタ状態データ
- 72 RAM状態データ
- 73,84 クロック制御ボード
- 74,85 端子デジタルIOボード
- 75,86 制御デジタルIOボード
- 76,87 シリアルIOボード
- 80 自動トレースソフトウェア
- 81 端子トレースデータ
- 82 レジストトレースデータ
- 83 RAMトレースデータ
- 8.9 復活データ
- 90 レジスタトレースデータ
- 91 RAMトレースデータ
- 92 評価マイコン
- 93 アナログ入力端子
- 94 マルチゲートOR
- 98 アナログ対応記録ソフトウェア

- 99 端子トレースデータ
- 100 記録アナログトレースデータ
- 101 クロック制御ボード
- 102 端子デジタル I Oボード
- 103 アナログIOボード
- 104 アナログ入力ポート
- 105 アナログ出力ポート
- 106 出力アナログトレースデータ
- 107 再生アナログトレースデータ
- 108, 126 マイコン
- 109 ROM
- 110 アプリケーションソフトウェア
- 111 デバッグモニタ
- 112, 128 CPU
- 113, 129 RAM
- 114 アナログ入力レジスタ
- 115 シリアルインターフェースレジスタ
- 116, 132 ペリフェラルレジスタ
- 117, 131 インターフェース
- 118, 133 ペリフェラル
- 119 アナログ入力端子
- 120 シリアル入力端子
- 121 シリアル出力端子
- 122 ストレージ
- 123 アナログ入力補正ソフトウェア
- 124 アナログ出力補正ソフトウェア
- 125 比較アナログトレースデータ
- 127 アプリケーションソフトウェア
- 129 アナログ出力端子


- 130 インターフェースレジスタ
- 134 オンチップデバッガ
- 135 入力端子
- 136 出力端子
- 137 デバッガインターフェイス
- 140 ワークステーション
- 150 デバッグインターフェイスボード
- 151 トレースデータ
- 152 アナログ出力レジスタ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】







【図26】




【図27】.




【図28】





【図29】






【図30】







【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




【図44】




【図45】




【図46】




【図47】




【図48】




【図49】




【図50】




【図51】




【図52】




【図53】



【図54】



【図55】



【書類名】 要約書

【要約】

【課題】 不具合の再現性が良く、真の不具合と検出された不具合との関連性の解析が容易である、ロジックLSIの不良解析システム、及び不良解析方法を提供する。

【解決手段】 ソフトウェアを内蔵したロジックLSIの不良解析システムであって、クロックに同期してロジックLSIの端子信号情報を記録する機能と、記録した端子信号情報をクロックに同期して再生する機能と、再生した端子信号情報と正常なロジックLSIの端子信号情報とを比較する機能と、解析対象のロジックLSIのトレースデータマップと正常なロジックLSIのトレースデータマップとのトレース差分マップを生成する機能を有することを特徴とする。

【選択図】 図1

出願人履歴情報

識別番号 [00000295]

1. 変更年月日 1990年 8月22日

[変更理由]

新規登録

住 所 東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社

出願人履歴情報

識別番号

(591049893)

1. 変更年月日 1999年 6月17日

[変更理由]

名称変更

住 所

宮崎県宮崎郡清武町大字木原7083番地

氏 名

株式会社 沖マイクロデザイン